http://pc.watch.impress.co.jp/docs/column/kaigai/20101022_401811.html
AMDの新GPU「Radeon HD 6800」のアーキテクチャ
http://pc.watch.impress.co.jp/docs/column/ubiq/20101022_401788.html
ダイサイズを縮小したRadeon HD 6800の狙い
http://pc.watch.impress.co.jp/docs/column/tawada/20101022_401773.html
Northern Islandsシリーズ第1弾「AMD Radeon HD 6870/6850」
～アーキテクチャを据え置き、価格性能比を向上
die size和SP數量比例相同，電晶體數量也從2150M變成1700M，都差不多70%；但是和5830/5850比起來時脈提升很多，改善了效率。
浮點能力縮小、但是triangle setup engine之類的部分則提升。
想當初看到RV870，應該不少人覺得350mm^2太大了….
為了提升時脈所投入的資源其實應該還是不少，畢竟RV870的時程應該還蠻衝的，Barts或許才算是「完成」也說不定；至於架構改進的部分就要等Cayman了。
【廢話】一年前曾經傳出很糟糕的消息，說下代的 AMD Graphic Microarchitecture 是有很多 Larrabee 特色的。
【傳聞】Cayman 跟 Barts 是不同架構.
【正言】有一張外洩圖指出早期的 Barts Presentation 檔中，Tessellation 演化歷史 Cayman 是榜上有名的，說 Cayman 的進點是 “Scalability and off-chip buffering”.
“Scalability and off-chip buffering”.
Scalability大概是指類似NV那樣一個晶片有數個TS.
而不是如Cypress/Barts那樣兩核心共享一組TS.
可能是把TS也放進模組化的一部分.
越多模組就有越強TS能力.
不過我想AMD的做法應該和NV不同.
很可能是介於全集中(Cypress)與全分散(Fermi)的折衷.
off-chip buffering大概只是說運算中的資料可以
暫放在外部記憶體當緩衝,讓TS也可以讀寫記憶體資料.
避免運算閒置.
Barts的TS看起來只是Cypress的效率最佳化版本,
然後時脈提升24%也有明顯幫助,雖然整體性能沒有大幅提升,
但由於Barts市場定位比6870還低一級,
TS卻比6870強.在那個價格帶算是大幅提升DX11性能了.
Barts在TS的改善只改了buffering啊….加大一點而已。
根據Beyond3D的說法
Fermi的tessellation前半是交給Shader做了
後半才是用parallel fixed function unit做的
與之相反AMD一直以來都習慣能不要用shader算就不要用
唯一加進Cypress的指令就只有interpolator而已
而且Fermi似乎也是用soft interpolator
有趣的是Fermi做L2 cache希望能增加on-chip buffer的能力
AMD卻反其道而行放著自家cache設計較強的優勢不用
跑去推off-chip buffering…是不怕最後搞到out of data就對了= =””
waffenss兄提到Cayman可能採折衷做法
如果把tessellation的fixed function unit能用shader處理就盡量處理，但是保留共用的固定元件(反正tessellator的成本很低)
這樣只要固定元件本身的強度不要弱到成為瓶頸，便可以隨模組擴增而隨之增加
>>根據Beyond3D的說法………..
我不知道你說的是哪部分,
這次B3D的Fermi報告實在很難看懂,我才看一點就受不了了.
不想再看.
頭都暈了,就像看Google自動翻譯的文章一樣,
全文兜不起來….
常冒出一些奇怪的東西,為什麼一直用Slimer來叫Fermi….哪裡像史萊姆了@@.
如果是說DomainShader和Hull Shader那本來就一定
要用Shader來算,TS只負責細分.
之前B3D測試5870好像DX11是卡在LDS不夠大.
雖然越做越大是一定的趨勢,但太過加大也不是辦法,
一直增加cache/Buffer也有缺點,
到最後就像CPU一樣,SRAM佔了50%以上的面積,
真正用來運算的ALU面積只有一點點…..
如果Buffer需要很大,那放在晶片上就會太佔容量.
容量不夠效能就卡住….
off-chip buffering的好處大概是不太佔用
Die電晶體成本吧.
但是外部頻寬不知道夠不夠.
要等東西出來才能知道AMD到底是想做啥,現在只能亂猜.
最終還是爆出來了 顆顆
6970 Cayman XT
芯片上的記憶體控制器配置依然是 256-bit 綁上 32 ROPs 跟 128 Z/Stencil，跟 5870 相同。
但是轉用 VLIW4 架構了，此外還拼上 6Gbps 的 2Gb GDDR5 顆粒。
發熱量是
嘎，內容被吃掉了。
B3D, S|A 跟 Chiphell 都有相關的內容了。
偏偏包含最近的B3D在內、S|A和Chiphell長期以來都
難看懂_A_)a
話說 6870 發佈會上還在 NDA 中的 6970 簡介被爆料了 顆顆
就是預期中的 VLIW4，另外就是類似 Nvidia CSAA 原理的 EQAA，還有 Dual Graphics Engine。
其餘部份沒有大的變動，小的就不詳列了 XD
不過詳細規格一堆 TBA…… 真是糟糕