http://techon.nikkeibp.co.jp/article/NEWS/20070419/131215/
IBM,倍精度の浮動小数点演算能力を4倍に高めた新型「Cell」を「COOL Chips X」で紹介
HPC專用的CELL B.E,正式名稱為”Enhanced CELL Broadband Engine”,至於俗稱好像真的是”CELL 2″….XD
主要的改進有:
1. 倍精度運算指令從13cycle縮短到9cycle,並且pipeline化(原來的倍精度指令有6cycle stall),可同時執行兩道倍精度運算指令(dual-issue),使得倍精度的總運算性能從25.6GFLOPS提升到102.4GFLOPS。
2. 改善的IEEE754支援,現在起支援Denormal Support、Expected NaNs。
3. 主記憶體支援容量從2GB增加到16GB。(支援DDR2,增加腳位)

然後,還有SDK update:The system simulator was updated for the Cell/B.E. SDK 2.1 with an improved PPE model and support for an enhanced Cell/B.E. architecture-compliant processor with a fully pipelined, double precision SPE.
不過最後最可怕的一點是die size和耗電量的比較。

上表,R580的per power/per mm^2勉強和CELL打平….
考慮未來的GPU的規模即使增加,raw performance部分的強化也很可能沒有比R580好(為了DX10 support之類增加的功能),CELL的性能與成本(耗電量、die size等)的比值仍然相當出色。
但是這張表也表現出了G80的可怕之處….
仔細看的話就知道,G80的數字有扣掉missing MUL….所以實際上G80比R580帳面上差是正常的。
表上的數據大約是336GFLOPS,如果只算MAD的話G80的理論性能大約是345.6GFLOPS,如果有把MUL算進去,實際上的數字應該是518.4GFLOPS左右。
這樣一來,flops per watt則會變成2.9FLOPS、per mm^2則是1.08FLOPS。
只是CELL這裡面的數據真的很怪,90nm到65nm,製程微縮之後幾乎沒有帶來什麼顯著的改善….
65nm下的電晶體數量是250M(90nm下原為241M)、die size為212mm^2(原為235mm^2),TDP為100w(原為110w)。
Die Size從235mm^2變成212mm^2,單位面積只多了10%電晶體,但是原本一般期望CELL的製程改善,應該可以縮小40~50%的die size才對。
(這個和複雜的on-chip network、wire有關係嗎?)
總之這些數據需要再研究….不過,如果確實是如此的話,不論有沒有eDP,65nm的CELL能降的耗電量可能都不大(不考慮LongRun2的話,因為LongRun2是90nm版CELL完成之後才簽約的),後面縮小規模的機會也不大;倒是相對起來可能RSX有比較大的機會縮小規模和耗電量。
這代表,最糟的情況,即使是用新版晶片的PS3,耗電量可能也不會改善太多。
機殼的散熱系統所需的成本也可能不會有太大的改善。
補充:
http://www.power.org/resources/devcorner/cellcorner/hpcspe.pdf
PDF出來啦….