http://pc.watch.impress.co.jp/docs/2008/0626/kaigai450.htm
Radeon HD 4800の高パフォーマンスの秘密
當初R600和G80最大的差異，除了每個core的結構之外，另一個就是對內部bus的設計看法。
G80對每個core(TPC)都配置了獨立的L1、並在ROP配置獨立的L2，中間以Crossbar連接，對記憶體控制器則再以crossbar連接。
相對之下，R600在這邊的設置是「所有的core共用一組32KB的texture L1、256KB的L2」以crossbar和RenderBackEnd連接後，再以ringbus來連接記憶體控制器。RV770現在每個core都有Texture L1 Cache 、四組ROP也都有Texture L2 cache，最後不論是core和RBE/ROP、或者是RBE/ROP對下面memory controller的連結，都是採crossbar。
說起來，這完全是跟隨NVIDIA的設計…. ATI的processor array，在遲了一年半後總算是和NVIDIA的TPC在設計上達到對等的程度。所以目前其實RV770和G92，幾乎就是10core(more processor) vs 8core(double clock)的勝負。這個方向其實並不是沿襲R600過去的「製造至上」的哲學，而比較像是「processor受到壓力所以提高對GPU市場的依賴度」這個部分，花下了更大的心力在GPU上。
我是覺得如果未來要走向數十個core的程度，是可以考慮ringbus和mesh network啦。
比方說，CPU和shader core都用ringbus 或 mesh連接，並且內附cache和一定程度的register file來對抗延遲；然後連到ROP、ROP這邊會有Texture L2和讓CPU使用的L3 cache，再看規模用crossbar和memory controller連接….
就和SPE靠MFC做位址轉換一樣，其實GPU core只要做類似的位址轉換就可以做出NUMA來，比方說這篇：
https://www.cs.tcd.ie/Michael.Manzke/research_HPGraphics.html
A Shared-Memory Hybrid Graphics Cluster for Visualisation and Video Processing [HPGraphics]
paper：
https://www.cs.tcd.ie/Michael.Manzke/publications/manzke_ERSA_2007.pdf
用SCI(Scalable Coherent Interface)的方式實作的NUMA介面，直接轉到AGP上頭，所以就可以替AGP的GPU做出NUMA；但是這顯然太多overhead、介面也太慢，但是如果把這樣的位址轉換單元作在TPC、processor array上的畫，就可以達到NUMA的平面記憶體定址才是，剩下的只要CPU core和co-processor core都能共享同一個記憶體定址協定，就可以混合各種不同的CPU core才是； 不過ROP這種東西似乎就比較麻煩一點，一定得跟在記憶體控制器和次階快取系統上，這讓傳統CPU很難花這麼大的成本來實作….(為了達到高效率，ROP單元幾乎吃掉目前GPU約1/3~1/4的規模)
—-
另外，RV770因為ROP和memory之間換回crossbar，也順道大幅地強化了ROP本身的規模，讓頻寬利用率可以提升。
ATI自己的數據：
RV670/RV770 ROP thoughtput pixel/clock
32bit｜noAA｜2x/4x｜8x
RV670—16——-8——-4
RV770—16—–16——–864bit｜noAA｜2x/4x｜8x
RV670—-8——–8——–4
RV770—16——16——–8Z/stencil only
RV670-32
RV770-64
可以看到相較於RV670只有在32bit noAA下可以single cycle輸出，RV770可以做到32/64bit 4xAA下都能single cycle輸出color….並且z/stencil的速度從2x變成4x。
