http://nueda.main.jp/blog/archives/003497.html
GeForce 9900 GTXの仕様？がリークされています。
http://forums.vr-zone.com/showthread.php?t=271801
GeForce 9900 GTX (GT200) specs leaked
55nm TSMC process
Single chip with “dual G92b like” cores
330-350mm2 die size
900M+ transistors
512-bit memory interface
32 ROP
192SP (24X8)
6+8 Pin
550~600W PSU min
9900GTX SLI runs Crysis 2560×1600 VH 4XAA smoothly
http://www.pcadv.com.tw/?p=533
ATI RV770晶片比RV670還快一倍？
產品製作本來就要花相當的時間，考慮宣傳的話這些東西就更不像是洩漏而像是主動放出來的。
這兩邊都企圖跑出上一代產品兩倍的性能，這點照理來說其實不難，畢竟上一代其實可以追逤到90nm的G80 or 80nm的R600，從這兩個產品之後規模就沒有再提升過。
所以GT200和RV770大概都各自打算從G80和R600上攀升一倍。
比較適合的做法差不多是1.5倍的半導體規模和1.3倍的時脈，幾乎就已經達到raw performance兩倍了。
VR-Zone的寫法就比較像是這樣，只是擴充的是TPC內SP數量(1.5倍)；電晶體增加的比例也不大，主要是ROP和記憶體頻寬明顯增加。
和先前跑出來的240sp也有部分符合(24 x8 or x10 TPC)，所以其實還算說得過去。(為了良率問題暫定關掉兩個TPC？之類，這種spec在發售前隨時可以變動)
然後RV770則是shader array 1.5倍，加上時脈提升(可以core+200MHz的shader array)，其實帳面上也差不多是1.8倍了，在Driver完全沒有改善的情況下，也應該會有同等的提升；更別提R6x0在Driver面可以提升的空間還那麼大。
現在的問題是，由於Driver品質之故，目前R6x0的產品表現幾乎就是「64個1D vs 64個5D」的狀況，所以雙方都把shader規模提升1.5x的狀況下，差距其實是不會拉近的….如果想要拉近差距的話，ATI要在Driver面上得到很明顯的改善才行。
這算是單晶片雙核嗎？滿有趣的。
這算是單晶片雙核嗎？滿有趣的。
進步太快了~~_A_
照這種速度發展下去,
明年應該就會看到256SP (32×8)左右的GeForce了吧?
話說時脈提升1.3倍是以9800GTX為基準嗎?
進步太快了~~_A_
照這種速度發展下去,
明年應該就會看到256SP (32×8)左右的GeForce了吧?
話說時脈提升1.3倍是以9800GTX為基準嗎?
256SP(32X8)的结构恐怕要45nm来实现了
256SP(32X8)的结构恐怕要45nm来实现了
> 話說時脈提升1.3倍是以9800GTX為基準嗎?
沒，只是慣例。
要達到兩倍性能，過去大半都是做1.5x管線，1.3x左右的時脈。
光是要達到256sp(32sp x8TPC)應該也不會增加太多電晶體，問題是TPC內的register resource有沒有相應的增加…. 這次等於比例上調到2/3前後，如果這是平衡比例的話，那下次要拉到32sp，大概要加個30%電晶體。
> 話說時脈提升1.3倍是以9800GTX為基準嗎?
沒，只是慣例。
要達到兩倍性能，過去大半都是做1.5x管線，1.3x左右的時脈。
光是要達到256sp(32sp x8TPC)應該也不會增加太多電晶體，問題是TPC內的register resource有沒有相應的增加…. 這次等於比例上調到2/3前後，如果這是平衡比例的話，那下次要拉到32sp，大概要加個30%電晶體。
小弟弄錯了~~_A_
忘了目前1個TPC內有16個SP…XD
所以應該是這樣子的:
16SP/TPC x 16TPC = 256SP
所以小弟以為,
既然要線性地增加效能亦會增加電晶體,
那倒不如增加TPC會比較好…可能需要45nm以下的製程了XD
小弟弄錯了~~_A_
忘了目前1個TPC內有16個SP…XD
所以應該是這樣子的:
16SP/TPC x 16TPC = 256SP
所以小弟以為,
既然要線性地增加效能亦會增加電晶體,
那倒不如增加TPC會比較好…可能需要45nm以下的製程了XD
很期待NVIDIA用32NM高K能做出什么怪物呢?
很期待NVIDIA用32NM高K能做出什么怪物呢?
> 既然要線性地增加效能亦會增加電晶體,
> 那倒不如增加TPC會比較好…可能需要45nm以下的製程了XD
我是覺得因為快取和register file等大部分都做在TPC內部的關係，其實這可以看成是一種兩段crossbar。
TPC內部的運作速度會維持在很快的程度，延遲吸收相關的結構也都在TPC裡面；反之，外面的crossbar未來說不定有可能在維持性能的前提下換成ringbus也說不定。
所以要擴充的話，應該會是擴充TPC內部的規模比較好，TPC的數量不必大幅增減；直到TPC大到不能再大的時候，再去考慮切結構。
> 既然要線性地增加效能亦會增加電晶體,
> 那倒不如增加TPC會比較好…可能需要45nm以下的製程了XD
我是覺得因為快取和register file等大部分都做在TPC內部的關係，其實這可以看成是一種兩段crossbar。
TPC內部的運作速度會維持在很快的程度，延遲吸收相關的結構也都在TPC裡面；反之，外面的crossbar未來說不定有可能在維持性能的前提下換成ringbus也說不定。
所以要擴充的話，應該會是擴充TPC內部的規模比較好，TPC的數量不必大幅增減；直到TPC大到不能再大的時候，再去考慮切結構。