セカンド・オピニオン @ mycom
http://journal.mycom.co.jp/column/sopinion/240/index.html
(240) RAMBUSのTBI(1)
http://journal.mycom.co.jp/column/sopinion/241/index.html
(241) RAMBUSのTBI(2)
http://journal.mycom.co.jp/column/sopinion/242/index.html
(242) RAMBUSのTBI(3)
http://journal.mycom.co.jp/column/sopinion/243/index.html
(243) RAMBUSのTBI(4)
http://journal.mycom.co.jp/column/sopinion/244/index.html
(244) RAMBUSのTBI(5)
http://journal.mycom.co.jp/column/sopinion/245/index.html
(245) RAMBUSのTBI(6)
http://journal.mycom.co.jp/column/sopinion/246/index.html
(246) RAMBUSのTBI(7)
—-
CPUの省エネ、後編(CELL、BG/Lを参考に考える。) (2008 7/21)
CPUの省エネ、前編(ベクトル機を参考に考える。) (2008 7/6)
「別の視点から見てみよう。今の時点でも、Processorには十分なメモリ帯域は供給できていない。通常演算を行うためには、1Bytes/flops以上の帯域が必要になってくる。例えばCell BEの場合、数百Gflopsの演算性能を持っている。ところが、メモリ帯域は25GB/sec、比率にして1:10のオーダーでしかない。もっと帯域があれば、Cellはもっと高速に動作できることになる。他の汎用Processorでも、たとえばIntelのProcessorは常に帯域不足に悩まされている。もしこれがもっと大きな帯域を利用できれば、更に性能を上げることができるだろう。TBIはこうした部分にも役立つことになる。」
E大可以长话短说地介绍一下主要内容没？
E大可以长话短说地介绍一下主要内容没？
簡單講就是說，在HPC市場上，cache由於資料讀取行為較為固定，通常為了加速會使用高比例的prefetch;但是cache本身希望是透明的存取行為，prefetch則是讓cache變得不透明….其實是在挑戰cache的存在價值，這時候cache相關的線路就變得白吃電了。
然後LS這樣的stratch pad memory雖然因為DMA搞得很麻煩，但是在HPC市場上的話則因為要衝速度的話，總是得要編排存取行為的關係，其實就會讓LS本身的價值（沒有多餘的線路耗電）凸顯出來，結果就是CELL的性能耗電比變得極高。
然後，由於scalar processor還是很需要記憶體頻寬，所以如果讓CELL的記憶體頻寬變得更大的話，那性能就會跟著比例提高….結果就是TBI看起來還是很誘人。
當然即使CELL3用TBI，仍然不代表GPU廠商會投入啦….不過他們還是很有信心而已。
簡單講就是說，在HPC市場上，cache由於資料讀取行為較為固定，通常為了加速會使用高比例的prefetch;但是cache本身希望是透明的存取行為，prefetch則是讓cache變得不透明….其實是在挑戰cache的存在價值，這時候cache相關的線路就變得白吃電了。
然後LS這樣的stratch pad memory雖然因為DMA搞得很麻煩，但是在HPC市場上的話則因為要衝速度的話，總是得要編排存取行為的關係，其實就會讓LS本身的價值（沒有多餘的線路耗電）凸顯出來，結果就是CELL的性能耗電比變得極高。
然後，由於scalar processor還是很需要記憶體頻寬，所以如果讓CELL的記憶體頻寬變得更大的話，那性能就會跟著比例提高….結果就是TBI看起來還是很誘人。
當然即使CELL3用TBI，仍然不代表GPU廠商會投入啦….不過他們還是很有信心而已。