http://www.theinquirer.net/gb/inquirer/news/2008/05/24/gtx260-280-revealed
Nvidia GTX260 and 280 revealed
Editor’s Day的資料直接爆出來：
die size 576mm^2、TSMC 65nm
GTX280
240sp 32ROP 933GFLOPS(*)
1296MHz(shader) 602MHz(core) 1107MHz(Memory)
512bit GDDR3 1GB
TDP 236w MAX
600+ usdGTX260
192sp 28ROP
999MHz(shader) 576MHz(core) 896MHz(Memory)
448bit GDDR3 896MB
TDP 182w MAX
449usd(*)：這數字應該是MAD+MUL…. 只算MAD的話應該只有622GFLOPS。
INQ是已經判死刑了啦XD….一副斷定ATI要大反攻的態勢XD
不過我對產品還沒有出，就已經在傳”更下一代產品(R870)”的狀態覺得有點淒慘就是。
不過GT200這規格的確是蠻讓人失望的就是了_A_
我一直以為933GFLOPS是MAD only，shader clock有1.9GHz前後；結果shader clock只有1.3GHz的話，那就沒得商量啦。
[EDIT]
http://www.youtube.com/user/leejik73
當日部分demo動畫。
找韓國人就會變成這種有點日系卻又不是日系的東西_A_
如此說來第二代統一渲染就是每SP的兩個ALU都可用于3D渲染（而不是G80那種只有CUDA下可以使用）。
此外的改進還是堆砌規模了，從面積來看，應該只有11億多加上NVIO2估計也就只有12億，畢竟14億還是太夸張了。
TMU的數量還是不清楚……
此外我覺得192SP 1700+Mhz的SP頻率，論功耗和flops應該是差不多的，為什么要搞240SP這種增加大量面積的事情？
難道是第二代統一渲染功耗失控？不過也不奇怪，說得不嚴謹點，240個能做MAD+MUL的，完全可以算作480SP了。功耗比老的SP激增不得不降低頻率確實有可能。
如此說來第二代統一渲染就是每SP的兩個ALU都可用于3D渲染（而不是G80那種只有CUDA下可以使用）。
此外的改進還是堆砌規模了，從面積來看，應該只有11億多加上NVIO2估計也就只有12億，畢竟14億還是太夸張了。
TMU的數量還是不清楚……
此外我覺得192SP 1700+Mhz的SP頻率，論功耗和flops應該是差不多的，為什么要搞240SP這種增加大量面積的事情？
難道是第二代統一渲染功耗失控？不過也不奇怪，說得不嚴謹點，240個能做MAD+MUL的，完全可以算作480SP了。功耗比老的SP激增不得不降低頻率確實有可能。
卡了卡居然3連，抱歉了。
此外，目前870的消息全部出自CHH的吧，上次CHH也是大搞RV770為800SP的煙霧彈，我認為其言論帶有目的，不可信。
卡了卡居然3連，抱歉了。
此外，目前870的消息全部出自CHH的吧，上次CHH也是大搞RV770為800SP的煙霧彈，我認為其言論帶有目的，不可信。
清理是小事別在意。
我覺得其實問題是”新一代都還沒出就在討論下下一代”，只能說市場真的對他們很沒信心，連他們自己都沒信心。
還蠻慘的。_A_
第二代US我是沒有那麼樂觀，我覺得單純是只有加入倍精度，還有靈活度的一些修正，不見得raw performance還有什麼強化。
清理是小事別在意。
我覺得其實問題是”新一代都還沒出就在討論下下一代”，只能說市場真的對他們很沒信心，連他們自己都沒信心。
還蠻慘的。_A_
第二代US我是沒有那麼樂觀，我覺得單純是只有加入倍精度，還有靈活度的一些修正，不見得raw performance還有什麼強化。
高時脈伴隨著低 RAS，能避免最好還是避免。
由歷史上來看，全面進到高精度就是效能向下掉的時期 XD
我是覺得以 nvidia 的想法來說，製程沒有進步又要做這種東西不管怎麼想都賺不了，努力撐過這段時期比較有希望。
高時脈伴隨著低 RAS，能避免最好還是避免。
由歷史上來看，全面進到高精度就是效能向下掉的時期 XD
我是覺得以 nvidia 的想法來說，製程沒有進步又要做這種東西不管怎麼想都賺不了，努力撐過這段時期比較有希望。
我覺得增加高精度可選項不代表效率低吧，至少就我看到的幾個范例，都沒有出現比較劇烈的負面影響。
Cell DP 只是晶體管小漲
RV670比R600還跌了
當然G80的1D設計可能倍精度比較麻煩一點，但也絕不可能是通過把所有的1D變成64位來實現的吧，真這樣能1T的雙精度那是極可怕了。
我覺得增加高精度可選項不代表效率低吧，至少就我看到的幾個范例，都沒有出現比較劇烈的負面影響。
Cell DP 只是晶體管小漲
RV670比R600還跌了
當然G80的1D設計可能倍精度比較麻煩一點，但也絕不可能是通過把所有的1D變成64位來實現的吧，真這樣能1T的雙精度那是極可怕了。
well，倍精度在ALU上增加的電晶體成本不多啦。
但是後面記憶體系統和register file之類的負擔就一定會增加，反之就是速度比例下降。
RV670和R600之間的差異當然是因為巨大的ringbus整個減半，這應該會帶來很大的影響。
不過我的確認為倍精度支援不會讓G9x和GT200的TPC在規模上有很大的改變。
well，倍精度在ALU上增加的電晶體成本不多啦。
但是後面記憶體系統和register file之類的負擔就一定會增加，反之就是速度比例下降。
RV670和R600之間的差異當然是因為巨大的ringbus整個減半，這應該會帶來很大的影響。
不過我的確認為倍精度支援不會讓G9x和GT200的TPC在規模上有很大的改變。
Cell DP 雖然在電晶體上沒有太大的增長，但是面積卻增長不少。
http://pc.watch.impress.co.jp/…kaigai416_04l.gif
eDP 下 65nm 是 212mm^2 但在一般的情況下卻是 174.6 mm^2，這在生產上其實是有很大差異的，特別是製程進步慢吞吞時……
Cell DP 雖然在電晶體上沒有太大的增長，但是面積卻增長不少。
http://pc.watch.impress.co.jp/…kaigai416_04l.gif
eDP 下 65nm 是 212mm^2 但在一般的情況下卻是 174.6 mm^2，這在生產上其實是有很大差異的，特別是製程進步慢吞吞時……
> Cell DP 雖然在電晶體上沒有太大的增長，但是面積卻增長不少。
CELL DP的SPE latout不太規則，所以無用的空白多出非常多。
http://www.power.org/…rner/cellcorner/hpcspe.pdf
page18
如果就是凸這麼兩塊出來，那想必邊緣一定有很多沒用到的部分。
> Cell DP 雖然在電晶體上沒有太大的增長，但是面積卻增長不少。
CELL DP的SPE latout不太規則，所以無用的空白多出非常多。
http://www.power.org/…rner/cellcorner/hpcspe.pdf
page18
如果就是凸這麼兩塊出來，那想必邊緣一定有很多沒用到的部分。